Accueil
>
Contact
>
Qui contacter
>
Qui contacter
Qui contacter
Directeur :
David Monniaux
0457422232
Directeur Adjoint :
Jean-François Monin
0457422231
Pour contacter la direction de Verimag:
verimag-direction@univ-grenoble-alpes.fr
Administration
Responsable :
Aldjia Boulghobra
0457422242
Affaires générales, Personnel, Budget :
Aldjia Boulghobra
0457422242
Services Contrats :
Valérie Roux-Marchand
0457422243
Services Missions et Commandes :
Rosen Carbonero
0457422208
Boucif Mokhtari
0457422226
Service informatique
Vincent Blanc
0457422218
Patrick Fulconis
0457422217
Actualités
ACTUALITÉS
Joseph Sifakis élu membre de la National Academy of Sciences
Séminaires
Séminaires
30 mai 2024
Mohamed Maghenem:
A hybrid-systems framework for distributed gradient-based estimation
27 juin 2024
Nicolas Chappe:
Tba (toward a verified compilation infrastructure for concurrent programs)
Nouvelles publications
Quelques Publications Récentes
Erwan Jahier, Karine Altisen, Stéphane Devismes, Gabriel B. Sant'Anna:
Model Checking of Distributed Algorithms using Synchronous Programs
Claire Maiza:
Hardware and software analyses for precise and efficient timing analysis
Karine Altisen, Pierre Corbineau, Stéphane Devismes:
Complexité certifiée d'algorithmes autostabilisants en rondes
Aina Rasoldier, Jacques Combaz, Alain Girault, Kevin Marquet, Sophie Quinton:
Assessing the Potential of Carpooling for Reducing Vehicle Kilometers Traveled
Offres d'emploi et stages
Offres d'emploi et stages
[Master] Implementation of critical applications on multi-core : execution mode analysis to reduce interferences
Bourses PERSYVAL de M2
[Funded PhD/PostDoc] Countermeasures to (transient) Side-Channel Attacks in a Formally Verified Compiler
[Funded PhD] Annotations de sécurité pour compilateur optimisant formellement vérifié
[Funded PhD] Quantitative analysis of software security against adaptive attacks
[Master] Analyzing fault parameters triggering timing anomalies
[Master] Exploration by model-checking of timing anomaly cancellation in a processor
[Master] Formal Methods for the Verification of Self-Adapting Distributed Systems
[Master] Modular Analysis for Formal Verification of Integrated Circuits at Transistor Level
[Master]Leakage in presence of an active and adaptive adversary
[PostDoc] Implementation of critical applications on multi-core : execution mode analysis to reduce interferences
Navigation
Rubriques
Verimag
Axes
Contact
Qui contacter
Venir à Verimag
Plan du site
Acces au Batiment
Contact
|
Plan du site
|
Site réalisé avec SPIP 4.2.8
+
AHUNTSIC
[CC License]
info visites
3968593
English
Français